晶体管

库：	线路
引入版本：	2.7.0
外观：	P 型 N 型

行为

晶体管有两个输入端：栅极（gate）与 源极（source），以及一个输出端：漏极（drain）。 图示中，源极 与 漏极 之间用一块“极板”连接；Logisim-evolution 用箭头表示从输入到输出的传输方向。 栅极 则连接到一块与源漏极板平行的极板。

	gate				gate
source		drain		source		drain
	N 型				P 型

Logisim-evolution 支持两种晶体管，行为略有不同。P 型晶体管在 栅极 线上带有一个小圆圈；N 型则没有。

晶体管是否将 源极 的值传到 漏极，取决于 栅极 的值；若不传输，则 漏极 悬空。 具体规则与晶体管类型有关：P 型（栅极线上有圆圈）在 栅极 为 0 时导通；N 型（无圆圈）在 栅极 为 1 时导通。下表总结了其行为。

P 型				N 型
	G				G
S		D		S		D
栅极 源极 0 1 U E 0 U U E E 1 1 U E E U U U U U E E U E E				栅极 源极 0 1 U E 0 U 0 E E 1 U U E E U U U U U E U E E E

简表如下：

P 型 栅极 漏极 0 源极 1 U U/E *

N 型 栅极 漏极 0 U 1 源极 U/E *

* 若源极为 U，则漏极为 U；否则漏极为 E。

注意：由于 Logisim-evolution 使用 U（高阻/未定义）与 E（错误）作为标记，因此本文也沿用这两个符号，而不是其它文档中更常见的 Z（高阻）与 X（错误）。

若 数据位宽 大于 1，则 栅极 输入仍为 1 位，但其取值会同时作用于 源极 输入的每一位。

N 型晶体管的行为与 受控缓冲器 非常相似；主要区别在于晶体管更偏向于基础电路设计。

引脚（假设组件朝东，栅极在顶部）

西侧（输入，位宽与“数据位宽”一致）

组件的 源极 输入：当 栅极 触发导通时，会传到输出端。

北侧（输入，位宽为 1）

组件的 栅极 输入。对 P 型晶体管，当 栅极 为 0 时导通；对 N 型晶体管，当 栅极 为 1 时导通。

东侧（输出，位宽与“数据位宽”一致）

组件输出：当 栅极 指示导通时，输出等于 源极；否则输出悬空。 若 栅极 为悬空（U）或错误值（E），则输出为错误值（E）。

属性

当组件被选中或正在放置时，Alt-0–Alt-9 可修改 数据位宽 属性，方向键可修改 朝向 属性。

手形工具行为

无。

文本工具行为

无。

返回 库参考手册